Lògica nMOS: diferència entre les revisions
Contingut suprimit Contingut afegit
m espais als encapçalaments |
|||
| Línia 3: | Línia 3: | ||
Els MOSFETs de tipus N són disposats en una xarxa "pull-down" (PDN) entre la sortida de la [[porta lògica]] i la [[voltatge]] d'alimentació negativa, mentre una [[Resistència elèctrica (component)|resistència]] és col·locada entre la sortida de la porta lògica i la voltatge d'alimentació positiva. El circuit és dissenyat de tal forma que la hi sortida desitjada sigui baixa, llavors el PDN serà actiu, creant un corrent entre l'alimentació negativa i la sortida. |
Els MOSFETs de tipus N són disposats en una xarxa "pull-down" (PDN) entre la sortida de la [[porta lògica]] i la [[voltatge]] d'alimentació negativa, mentre una [[Resistència elèctrica (component)|resistència]] és col·locada entre la sortida de la porta lògica i la voltatge d'alimentació positiva. El circuit és dissenyat de tal forma que la hi sortida desitjada sigui baixa, llavors el PDN serà actiu, creant un corrent entre l'alimentació negativa i la sortida. |
||
==Referències== |
== Referències == |
||
{{referències}} |
{{referències}} |
||
Revisió del 02:54, 15 oct 2017
La lògica nMOS (nFET Metall Oxide Silicon) usa transistores d'efecte de camp (FET) de metal-òxid-semiconductor (MOS) tipus N per a implementar portes lògiques i altres circuits digitals.[1] Transistores nMOS posseeixen tres modes d'operació: cort, tríode i saturació (també denominat actiu).
Els MOSFETs de tipus N són disposats en una xarxa "pull-down" (PDN) entre la sortida de la porta lògica i la voltatge d'alimentació negativa, mentre una resistència és col·locada entre la sortida de la porta lògica i la voltatge d'alimentació positiva. El circuit és dissenyat de tal forma que la hi sortida desitjada sigui baixa, llavors el PDN serà actiu, creant un corrent entre l'alimentació negativa i la sortida.
Referències
- ↑ Raúl Esteve Bosch, José Francisco Toledo Alarcón. Fonaments d'electrònica digital (p. 77). Ed. Univ. Politéc. Valencia, 2005.
