FEOL

FEOL (acrònim anglès, front-end-of-line, fase primera de producció) és la primera part de la fabricació d'IC on els dispositius individuals (transistors, condensadors, resistències, etc.) estan modelats al semiconductor.^[1] FEOL generalment cobreix totes fases fins a (però sense incloure) la deposició de capes d'interconnexió metàl·liques (que formen part de la fase BEOL.^[2]

Per al procés CMOS, la fase FEOL conté tots els passos de fabricació necessaris per a formar elements CMOS totalment aïllats: ^[3]

Seleccionar el tipus d'oblia a utilitzar; Planarització químic-mecànica i neteja de l'oblia.
Aïllament de rases superficials (STI) (o LOCOS en els primers processos, amb dimensions > 0,25 μm).
Formació del gravat.
Formació de mòduls de porta.
Formació de mòduls de font i drenatge.

Referències[modifica]

↑ Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology. 2nd. William Andrew, 2008, p. 202. ISBN 978-0-8155-1554-8.
↑ «FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd.» (en anglès). https://www.usjpc.com,+22-02-2019.+[Consulta: 1r juliol 2022].
↑ Ramsundar, Bharath. «A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics» (en anglès). https://deepforest.substack.com,+26-02-2021.+[Consulta: 1r juliol 2022].

[1] Karen A. Reinhardt and Werner Kern. Handbook of Silicon Wafer Cleaning Technology. 2nd. William Andrew, 2008, p. 202. ISBN 978-0-8155-1554-8.

[2] «FEOL (Front End of Line: substrate process, the first half of wafer processing) 1. Isolation | USJC：United Semiconductor Japan Co., Ltd.» (en anglès). https://www.usjpc.com,+22-02-2019.+[Consulta: 1r juliol 2022].

[3] Ramsundar, Bharath. «A Deep Dive into Chip Manufacturing: Front End of Line (FEOL) Basics» (en anglès). https://deepforest.substack.com,+26-02-2021.+[Consulta: 1r juliol 2022].

[1]

[2]

[3]