JTAG

Un Netgear DG632 amb un connector Berg de 8 pines com JTAG en la posició "5".

JTAG, és un acrònim per Joint Test Action Group, és el nom comú utilitzat per a la norma IEEE 1149.1 titulada Standard Test Access Port and Boundary-Scan Architecture per a test access ports utilitzada per testear PCBs utilitzant escanejo de límits.

JTAG es va estandarditzar en 1990 com la norma IEEE 1149.1-1990. En 1994 es va agregar un suplement que conté una descripció del boundary scan description language (BSDL). Des de llavors, aquesta norma va ser adoptada per les companyies electròniques de tot el món. Actualment, Boundary-scan i JTAG són sinònims.

Dissenyat originalment per a circuits impresos, actualment és utilitzat per a la prova de submòduls de circuits integrats, i és molt útil també com a mecanisme per a depuració d'aplicacions encastades, ja que proveeix una porta posterior cap a dins del sistema. Quan s'utilitza com a eina de depuració, un emulador en circuit que usa JTAG com a mecanisme de transport permet al programador accedir al mòdul de depuració que es troba integrat dins de la CPU. El mòdul de depuració permet al programador corregir els seus errors de codi i lògica dels seus sistemes.

Característiques Elèctriques

Una interfície JTAG és una interfície especial de quatre o cinc pines agregades a un xip, dissenyada de tal manera que diversos xips en una targeta puguin tenir les seves línies JTAG connectades en daisy chain, de manera tal que una sonda de testeo JTAG necessita connectar-se a un sol "port JTAG" per accedir a tots els xips en un circuit imprès. Els pines del connector són

1. TDI (Entrada de Dades de Testeo)
2. TDO (Sortida de Dades de Testeo)
3. TCK (Rellotge de Testeo)
4. TMS (Selector de Manera de Testeo)
5. TRST (Reset de Testeo) és opcional.

Example of JTAG chain

Ja que posseeix una sola línia de dades, el protocol és necessàriament serial, com el Serial Peripheral Interface. L'entrada del senyal de rellotge és pel pin TCK. La configuració del dispositiu es realitza manipulant una màquina d'estats d'un bit emprant el pin TMS. Un bit de dades és carregat en TDI i un altre tret en TDO per cada pols de rellotge del senyal TCK. Es poden carregar diferents manera d'instrucció com llegir l'ANEU del xip, muestrear el valor de pines d'entrada/sortida, manejar pines de sortida, manipular funcions del xip, o funcions de bypass que uneixen el pin TDI amb TDO per lògicament unir cadenes de diversos xips (xips en cascada). La freqüència de treball del senyal de rellotge del pin TCK varia en funció de cada xip, però típicament està en el rang de 10-100 MHz (10-100ns/bit).

Quan es fa l'operació de boundary scan en circuits integrats, els senyals manipulats estan entre diferents blocs funcionals del xip, més que entre diferents xips.

El pin TRST és un senyal opcional sota-activa per reseteo o reinicio de la prova lògica (en general asíncrona, però que de vegades està sincronitzada amb el rellotge, depenent del xip). Si no es disposa d'aquest pin, la prova lògica pot reiniciar-se mitjançant una instrucció reset.

Existeixen productes de consum que tenen un port JTAG integrat, per la qual cosa les connexions estan sovint disponibles en la PCB com a part de la fase de prototipado del producte. Aquestes connexions poden proporcionar una senzilla forma de realitzar enginyeria inversa.

Extensions Comunes

Extensions de fabricants: Infineon, MIPS EJTAG, Freescale COP, ARM ETM (Esteneu Traci Macrocell), ONCE etc.

Aplicacions

• Gairebé qualsevol sistema embegut té un port JTAG.
• El connector del bus PCI posseeix pines JTAG.
• Existeix una targeta especial JTAG que es pot usar per regrabar una BIOS danyada.

Programari Client

La interfície JTAG és accessible per mitjà d'aplicacions de JTAG.

Programari Lliure

• Very cheap interface working with the CICLaMaB program
• OpenCores JTAG moduli is an IP core which ca be used to provide JTAG in a design. It is part of the OpenCores project
• The openwince project produeix the JTAG Tools supporting a large set of inexpensive IEEE 1284 parallel printer port cables (the project has made no releases since 2003 but its CVS repository is llevi activi)
• JTAG-ARM9 provides a JTAG access program for the ARM9 processor.
• JTAG for the LART aimed at the LART processor
• JTAG base layer is an attempt at creating a JTAG library
• The uCLinux for Blackfin project have a JTAG-backend for the GNU Debugger and a JTAG Tools version specifically for Blackfin based on the openwince work
• JTAG toolkit is a free programari JTAG tool suite, including API library and several examples
• OpenOCD is an GPL Open Source GDB Server that currently supports ARM7 and some ARM9 Targets
• Boundary Scan Coach Un programari d'aprenentatge interactiu per IEEE Std.1149.x
• Open JTAG
• UrJTAG aims to create an enhanced, modern tool for communicating over JTAG with flaix xips, CPUs, and many habiti

Programari propietari

• JTAG Technologies Test and programming development systems.
• TopJTAG Circuit visualization and debugging programari employing boundary-scan (IEEE 1149.1 JTAG) technology.
• JTAG ScanWorks JTAG development systems.
• Green Hills Programari MULTI Debugger and Green Hills Probe, Programari and maquinari supports JTAG and BDM based development on ARM, XScale, PowerPC, MIPS, ColdFire, Blackfin, ARC, TU C6000, v800, StarCore, SH, M32R, and LSI ZSP.
• Ronetix PEEDI, JTAG Emulator and Flaix Programmer for ARM7/9, XScale
• SEGGER Microcontroller Systeme GmbH j-link, USB to JTAG interface for ARM cores (J-Flaix, J-Mem, RDI Pro Bundle)
• Lauterbach Datentechnik GmbH produeix JTAG-based in-circuit emulators the most popular being TRACI 32
• Macraigor Systems LLC JTAG Commander and OCD Commander
• Abatron AG's BDI-2000 acts as a GDB server on your LAN, giving you source-level debugging via JTAG.
• JTAG Emulator Embedded Toolsmiths Guardian-ES JTAG Emulator connects a GDB server on your LAN to the JTAG interface on PowerPC, MIPS, XScale and Arm Processors. This allows: JTAG FLAIX Programming, JTAG Emulation and JTAG source-level debugging via JTAG for PowerPC, MIPS, XScale and ARM Processors.
• XJTAG Development System
• Göpel electronic SCANFLEX, JTAG / Boundary Scan test and In-System Programming, debug, emulation
• Corelis ScanExpress
• GOEPEL Electronics JTAG / Boundary Scan test and In-System Programming, debug, emulation at device, board, and system level; SYSTEM CASCON, SCANFLEX, CASLAN.
• Wind River MultiCore Debugger, Wind River OCD, Probe, HISSI and Traci tools JTAG support along with HW reference development boards.

Enllaços externs

• en http://ingenieriaelectronica.org/[1]
• JTAG/Boundary-scan explained Knowledge basi plus industry links
• JTAG FAQ
• A Brief Introduction to the JTAG Boundary Scan Interface
• Overview of JTAG technology
• JTAG Scan Educator - Veure. 2 (Rev. A) - An educational programari program for DOS, JTAG Scan Educator, introdueixes the fundamentals of the IEEE 1149.1 boundary-scan standard, including architecture protocol, and required instruction sets.
• Boundary Scan Testing A great tutorial with habiti in depth detail about operations
• Boundary Scan Coach Un programari d'aprenentatge interactiu per IEEE Std.1149.x
• K9JTAG - A cheap do it yourself parallel port JTAG debugger for ARM microcontrollers.
• JTAG Programmer