Prescaler: diferència entre les revisions
| Línia 12: | Línia 12: | ||
== Referències == |
== Referències == |
||
{{Referències}} |
{{Referències}} |
||
== Bibliografia == |
|||
* {{cite book|author-last1=Katz|author-first1=Randy|author-link1=Randy Katz|author-last2=Borriello|author-first2=Gaetano|author-link2=Gaetano Borriello|title=Contemporary Logic Design|publisher=[[Prentice Hall]]|edition=2|date=2005|isbn=0-201-30857-6}} |
|||
* {{cite book|author-first1=Zvi|author-last1=Kohavi|author-first2=Niraj K.|author-last2=Jha|title=Switching and Finite Automata Theory|publisher=[[Cambridge University Press]]|edition=3|date=2009|isbn=978-0-521-85748-2}} |
|||
* {{cite web|author-first=Vadim O.|author-last=Vasyukevich|title=Asynchronous logic elements. Venjunction and sequention|date=2009|publisher=|url=http://asynlog.balticom.lv/Content/Files/en.pdf|archive-url=https://web.archive.org/web/20110722160840/http://asynlog.balticom.lv/Content/Files/en.pdf<!-- https://ghostarchive.org/archive/20221009/http://asynlog.balticom.lv/Content/Files/en.pdf -->|archive-date=2011-07-22|url-status=live}} (118 pages) |
|||
* {{cite book|author-first=Vadim O.|author-last=Vasyukevich|title=Asynchronous Operators of Sequential Logic: Venjunction & Sequention — Digital Circuits Analysis and Design|publisher=[[Springer-Verlag]]|publication-place=Berlin / Heidelberg, Germany|location=Riga, Latvia|date=2011|edition=1|series=Lecture Notes in Electrical Engineering (LNEE)|volume=101|isbn=978-3-642-21610-7|doi=10.1007/978-3-642-21611-4|issn=1876-1100|lccn=2011929655}} (xiii+1+123+7 pages) (NB. The back cover of this book erroneously states volume 4, whereas it actually is volume 101.) |
|||
[[Categoria:Circuits electrònics]] |
[[Categoria:Circuits electrònics]] |
||
Revisió del 13:42, 30 jul 2023
Un prescaler és un circuit de recompte electrònic que s'utilitza per reduir un senyal elèctric d'alta freqüència a una freqüència més baixa per divisió enter . El prescalerpren la freqüència bàsica del rellotge del temporitzador (que pot ser la freqüència del rellotge de la CPU o pot ser una freqüència més alta o més baixa) i la divideix per algun valor abans d'alimentar-la al temporitzador, d'acord amb com estiguin configurats els registres preescaladors. Els valors de preescala, anomenats preescales, que es poden configurar poden estar limitats a uns quants valors fixos (potències de 2), o poden ser qualsevol valor enter d'1 a 2^P, on P és el nombre de bits de pre-escala.[1]
El propòsit del prescalerés permetre que el temporitzador es faci a la velocitat que desitgi l'usuari. Per als temporitzadors més curts (8 i 16 bits), sovint hi haurà una compensació entre la resolució (l'alta resolució requereix una freqüència de rellotge alta) i l'abast (les freqüències de rellotge altes fan que el temporitzador es desbordi més ràpidament). Per exemple, no es pot (sense alguns trucs) aconseguir 1 resolució µs i a 1 període màxim de segons utilitzant un temporitzador de 16 bits. En aquest exemple utilitzant 1 La resolució de µs limitaria el període a uns 65 ms com a màxim. Tanmateix, el prescalerpermet ajustar la relació entre la resolució i el període màxim per aconseguir l'efecte desitjat.[2]
Exemple d'ús
Els preescaladors s'utilitzen normalment a una freqüència molt alta per ampliar el rang de freqüència superior dels comptadors de freqüència, sintetitzadors de bucle bloquejat en fase (PLL) i altres circuits de recompte. Quan s'utilitza conjuntament amb un PLL, un prescalerintrodueix un canvi normalment no desitjat en la relació entre la mida del pas de freqüència i la freqüència de comparació del detector de fase . Per aquest motiu, és habitual restringir l'enter a un valor baix o utilitzar un preescalador de mòdul dual en aquesta aplicació. Un preescalador de mòdul dual és aquell que té la capacitat de dividir selectivament la freqüència d'entrada per un dels dos nombres enters (normalment consecutius), com ara 32 i 33. Els preescalers de microones de nombres sencers comuns estan disponibles en mòduls 2, 4, 8, 5 i 10 i poden funcionar a freqüències superiors a 10 GHz . [3]
Nomenclatura
Un preescalador és essencialment un contra -divisor i, per tant, els noms es poden utilitzar de manera intercanviable.
Referències
- ↑ Storr, Wayne. «Frequency Division using Divide-by-2 Toggle Flip-flops». Basic Electronics Tutorials, 01-08-2013. [Consulta: 30 juliol 2023].
- ↑ «Figure 5: Block diagram of the frequency divider design. Each...». ResearchGate. [Consulta: 30 juliol 2023].
- ↑ For example, in 2011, the Hittite Microwave Corporation advertised prescalers from 100MHz to 10GHz: «Prescalers & Counter Dividers». Arxivat de l'original el 26 December 2010.
Bibliografia
- Contemporary Logic Design. 2. Prentice Hall, 2005. ISBN 0-201-30857-6.
- Switching and Finite Automata Theory. 3. Cambridge University Press, 2009. ISBN 978-0-521-85748-2.
- «Asynchronous logic elements. Venjunction and sequention», 2009. Arxivat de l'original el 2011-07-22. (118 pages)
- Asynchronous Operators of Sequential Logic: Venjunction & Sequention — Digital Circuits Analysis and Design. 101. 1. Riga, Latvia: Springer-Verlag, 2011 (Lecture Notes in Electrical Engineering (LNEE)). DOI 10.1007/978-3-642-21611-4. ISBN 978-3-642-21610-7. (xiii+1+123+7 pages) (NB. The back cover of this book erroneously states volume 4, whereas it actually is volume 101.)